# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-116426

(43) Date of publication of application: 02.05.1997

(51)Int.CI.

H03L 7/06

H03L 7/10

(21)Application number: 07-268591

(71)Applicant : SONY CORP

(22)Date of filing:

17,10,1995

(72)Inventor

SONEDA MITSUO

# (54) DIGITAL PLL CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To set an output frequency to be highly precise and to shorten time when a system reaches a lock state by presetting the count value of a digital counter before previous power-off at the time of starting power.

SOLUTION: When a PLL circuit is an on-state, a phase comparison comparator 1 compares the phase of a reference clock fck with that of an oscillation output fck0 and an up/down signal corresponding to the compared result is outputted to a digital counter 2. In the counter 2, the count value is counted up or down, and the count value S2 of m-bit is outputted to a D/A converter 3. When power is turned dn, the output value S2 of the counter at that time is stored 6. A power-on reset circuit 7 transmits a preset enable signal S7 to the counter 2. The counter 2 presets the digital value of m-bit in the memory 6 in accordance with the signal S7.

# LEGAL STATUS

[Date of request for examination]

06.12.2000

[Date of sending the examiner's decision of 03.12.2002

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

# BEST AVAILABLE COPY

3-24-06; 4:41PM; J. C. PATENTS MAR-17-2006 FRI 18:13

FAX NO.

;9496600809

# 5/ 17

P. 03/15

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

P. 04/15

(19)日水国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特關平9-116426

(43)公開日 平成9年(1997)5月2日

(51) Int.Cl.º		說別記号	庁内整理部号	ΡI			技術表示箇所
HO3L				HOSL	7/08	В	
	7/10		•		7/10	D	

## 審査部球 米糖求 耐水型の数2 OL (全 5 頁)


(21)出腹番母	特阿平7-268591	(71) 出題人 000902185
		ソニー株式会社
(22) 出版日	平成7年(1995)10月17日	東京都品川区北品川8丁目7番35号
		(72)発明者 曾根田 光生
		東京都品川区北品川6丁目7部8号 ソニ
		一株式会社内
		(74)代理人 弁理士 佐藤 隆久
	•	W.
•		
		·

## (54) 【発明の名称】 ディジタルPLL回路

#### (57)【要約】

【課題】出力周波数の高精度化およびロック状態に達す るまでの時間の短縮化を図れるディジタルPLL回路を 実現する。

【解決手段】入力電圧に応じた周波数の信号を出力する 電圧制御発振器4と、基準信号と電圧制御発振器4の出 力信号との位相を比較する位相比較回路1と、位相比較 回路1から比較結果を入力し、当該比較結果に基づいて カウント値をカウントアップまたはカウントダウンし、 そのカウント値を電圧制御発振器4に出力するディジタ ルカウンタ2と、ディジタルカウンタ2から出力された カウント値を記憶する不弾発性メモリ6と、立ち上げ時 に不押発性メモリ6に記憶されているカウント値をディ ジクルカウンタ2にプリセットさせる回路7とを設け



(2)

特開平9-116426

1

#### 【特許翻求の範囲】

【謝求項1】 入力電圧に応じた固波数の信号を出力す る電圧制御発振器と、

掘準信号と前記電圧制御発振器の出力信号との位相を比 岐する位相比岐回路と、

前記位和比較回路から比較結果を入力し、当該比較結果 に基づいてカウント値をカウントアップまたはカウント ダウンし、そのカウント値を前記電圧制御発掘器に出力 するディジタルカウンタと、

上記ディジタルカウンタから出力されたカウント値を記 10 億する不抑発性メモリと、

立ち上げ時に上記不抑発性メモリに記憶されているカウ ント値を上記ディジタルカウンタにプリセットさせる回 路とを有するディジタルPLL回路。

【詡求項2】 入力電圧に応じた周波数の信号を出力す る電圧制御発振器と、

基準信号と前記電圧制御発振器の出力信号との位相を比 較する位相比較回路と、

前記位相比較回路から比較結果を入力し、当該比較結果 に基づいてカウント値をカウントアップまたはカウント グウンし、そのカウント値を記憶するとともに前記電圧 側御発振器に出力するディジタルカウンタとを有するデ ィジタルPLL回路。

#### 【発明の詳細な説明】

#### [0001]

【発明の風する技術分野】本発明は、ディジタルカウン タを用いたディジタルPしL(Phase Locked Loop) 回路 に関する。

#### [0002]

【従来の技術】図4に示すように、一般的なディジタル 30 PLL回路は、たとえば、位祖比較器1、 m段(mビッ ト)のディジタルカウンタ2、ディジタル/アナログ (D/A)変換器3、電圧制御発振器(VCO)4およ び1/n分周器5を有する。

【0003】このような抑成において、位相比較器1 で、周波数fref の基準クロックfcxと1/11分周器5 からの発振出力 f cro との位相が比較され、その比較結 果に応じたアップダウン信号UP/DNがディジタルカ ウンタ2に出力される。たとえば、基準クロックfcxに 対して発振出力 fcro の問題が低い場合にはアップ信号 40 UPがディジタルカウンタ2に出力され、その逆の場合 にはダウン信号DNがディジタルカウンタ2に出力され る。ディジタルカウンタ2では、位相比較器1からのア ップダウン信号に基づいて、カウント値が最下位ビット から最上位ビットに向かってアップまたはダウンされ、 mビットのカウント値S2がD/A変換器3に出力され る。そして、D/A変換器3において、ディジタル値S 2からその値に応じた一定レベルのアナログ信号Vcont に変換されて電圧制御発振器4に出力される.

信号Vcontのレベルに応じて発振周波数が決定され、周 波数foの目標クロックnfckoが出力される。 ま た、この電圧制御発振器4の出力クロック信号nfckp は1/n分則器5に入力される。1/n分周器5は、電 圧制御発源器4からの出力クロック信号nfcgoが1/ n分周され、その発振出力 fcgo が位相比較器1に出力 される.

#### [0005]

【発明が解決しようとする課題】しかしながら、上述し た従来のディジタルPLL回路では、低ジッタにするた めには、電圧制御発振器4の発振周波数を制御するため の信号Vcuotの補度が必要であることから、ディジタル カウンタ2のビット数を大きくする必要があり、その結 果、図5に示すように、ロック状態になるまでに長い引 き込み時間を関していた。すなわち、上述した従来のデ ィジタルPLL回路では、出力周波数の特度の向上とロ ック状態に達するまでの時間の短縮化とが相反する関係 にあることから、これらの双方について同時に十分な特 住を得ることができないという問題がある。

【0006】本発明は、かかる事情に鑑みてなされたも のであり、その目的は、出力周波数の高特度化およびロ ック状態に塗するまでの時間の短縮化を図れるディジタ ルPLL回路を提供することにある。

#### [0007]

【課題を解決するための手段】上配目的を達成するた め、本発明のディジタルPLL回路は、入力電圧に応じ た周波数の信号を出力する電圧制御発振器と、基準信号 と前記電圧制御発振器の出力信号との位相を比較する位 相比較回路と、前記位相比較回路から比較結果を入力 し、当該比較結果に基づいてカウント値をカウントアッ プまたはカウントダウンし、そのカウント値を前記電圧 側神発振器に出力するディジタルカウンタと、上記ディ ジタルカウンタから出力されたカウント値を記憶する不 抑発性メモリと、立ち上げ時に上記不抑発性メモリに記 憶されているカウント値を上記ディジタルカウンクにプ リセットさせる回路とを有する。

【0008】また、本発明のディジタルアルレ回路は、 入力電圧に応じた周波数の信号を出力する電圧制御発展 器と、基準信号と前記電圧制御発振器の出力信号との位 相を比較する位相比較回路と、前記位相比較回路から比 **収結界を入力し、当該比較約果に基づいてカウント値を** カウントアップまたはカウントダウンし、そのカウント 値を記憶するとともに、前記電圧制御発展器に出力する ディジタルカウンタとを有する.

【OOO9】本発明のディジタルPしし回路によれば、 ディジタルカウンタの出力ディジタル個が不脚発性メモ りに記憶される。そして、電源立ち上げ時等に、ディジ タルカウンタの前回の電源オフ前のカウント値がアリセ ットされる。このプリセット値はその出力ディジタル値 [0004] 電圧制御発振器4では、入力したアナログ 50 として、置ちに電圧制御発振器に与えられる。この信号

(3)

物卵平9-116426

は、引き込み状態における値とほぼ等しいため、回路 は、短時間でロック状態となる。

【0010】また、本発明のディジタルPLL回路によ れば、ディジタルカウンタのカウント値はそのまま記憶 される。そして、電源立ち上げ時等に、ディジタルカウ ンタの前回の電源オフ前のカウント値がそのまま出力さ れる。この出力ディジタル値は、直ちに電圧制御発振器 に与えられる。この信号は、引き込み状態における値と ほぼ等しいため、回路は、短時間でロック状態となる。 [0011]

#### 【発明の実施の形態】

#### 第1実施形態

. .

図1は、本発明に係るディジタルPLL回路の第1の一 実施形態を示すプロック図である。図1に示すように、 本実施形態に係るディジタルPLL回路は、位相比較器 1、mビットのディジタルカウンタ2、D/A変換器 3、電圧制御発振器(VCO)4、1/n分周器5、m ビットの不超発性メモリ、およびパワーオンリセット回 路7により構成されている。

【0012】位相比較器1は、周波数fret の基準クロ 20 ックfckと1/ロ分別器5からの発振出力fckc との位 相を比較し、その比較結果に応じたアップダウン信号U P/DNをディジタルカウンタ2に出力する。たとえ ば、基準クロック fellに対して発振出力 felo の問期が 短い場合にはアップ信号UPをディジタルカウンタ 2に 出力し、その逆の場合にはダウン信号DNをディジタル カウンタ2に出力する.

【0013】ディジタルカウンタ2は、位相比較器1か らのアップダウン信号UP/DNに基づいて、カウント 値が最下位ビットから最上位ビットに向かってアップま 30 たはダウンし、mビットのカウント他S2をD/A変換 器3に出力する。また、パワーオン時等にプリセットイ ネーブル信号Sフを受けるとmビット不抑発性メモリフ に記憶されているmピットのディジタル値がプリセット される.

【0014】D/A変換器3は、ディジタルカウンタ2 から出力されたディジタル値S2をその値に応じた一定 レベルのアナログ信号Vcox1 に変換して電圧制御発振器 4に出力する。

【0015】鉱圧制御発振器4は、入力したカウント値 40 S3によって発振周波数を決定し、最終的に周波数 fo の目標クロック nfcks を出力する。

【0016】1/n分周器5は、電圧制御発掘器4から の出力信号S4を分別した発振出力 f5を位相比較器2 に出力する。

【0017】mピット不抑発性メモリ6は、たとえばフ ラッシュメモリ、EEPROM、あるいは強誘電你を用 いたRAM等により構成され、ディジタルカウンタ2の mビットのディジタル値S2を記憶する。そして、PP レ回路がオフされたときに記憶されたmビットのディジ 50 6を設け、電源立ち上げ時等に、ディジタルカウンタ2

タル値がディジタルカウンタ2にロードされる。

【0018】パワーオンリセット回路7は、PLL回路 の窓測がオンにされると、プリセットイネーブル信号S 7をディジタルカウンタ2に出力する。

4

【0019】次に、上記構成による動作を説明する。P しし回路がオン状態にある場合には、位相比較器1で、 周波数frat の基準クロックfcxと1/n分間器5から の発振出力fckoとの位相が比較され、その比較結果に 応じたアップダウン信号がディジタルカウンタ2に出力 10 される。たとえば、基準クロック fcxに対して発振出力 fcko の周期が低い場合にはアップ信号UPがディジタ ルカウンタ2に出力され、その逆の場合にはダウン信号 DNがディジタルカウンタ2に出力される。ディジタル カウンタ2では、位相比較器1からのアップダウン信号 に基づいて、カウント値が最下位ビットから最上位ビッ トに向かってアップまたはダウンされ、mビットのカウ ント値S2がD/A変換器3に出力される.このとき、 mビットのカウント値S2はmビット不抑発性メモリ6 に格納される。

【0020】そして、D/A変換器3において、ディジ タル値S2からその値に応じた一定レベルのアナログ信 号Vcontに変換されて電圧制御発振器4に出力される。 【0021】電圧制御発振器4では、入力したアナログ 信号Vcontのレベルに応じて発掘周波数が決定され、周 波数foの目標クロックnfckoが出力される。 ま た、この電圧制御発振器4の出力クロック信号nfcto は1/n分周器5に入力される。1/n分周器5は、電 圧制御発振器4からの出力クロック信号nfcno が1/ n分別され、その発振出力fcxe が位相比較器1に出力 される。

【0022】 ここで、PLL回路がオフ状態あるいは電 源がオンにされると、その時点のディジタルカウンタ2 の出力値S2が記憶され、保持される。そして、たとえ ば電源がオンにされると、パワーオンリセット回路でに よりプリセットイネーブル信母S7がディジタルカウン タ2に出力される。

【0023】ディジタルカウンタ2では、プリセットイ ネーブル信号S7を受けるとmビット不抑発性メモリア に記憶されているmビットのディジタル値がプリセット される、このプリセット値はその出力ディジタル値S2 として、直ちにD/A変換器3に入力され、ディジタル 値S2に対応したアナログ信号Vcontが直ちに電圧制御 発振器4に与えられる。この信号Vcontは、引き込み状 態におけるDC値とほぼ等しいため、図2に示すよう に、本ディジタルPLL回路は、短時間でロック状態と なる.

[0024]以上説明したように、本築施形態によれ ば、ディジタルPLL回路において、ディジタルカウン タ2の出力ディジタル値S2を記憶する不抑発性メモリ

(4)

特別平9-116426

5

の前回の電温オフ丽のカウント値をプリセットするよう にしたので、ディジタルカウンタ2のビット数を大きく して出力周波数の高裕度化を図れるとともに、ロック状 低に逆するまでの時間の短縮化をも図ることができる。

## 【0025】第2実施形態

図3、本発明に係るディジタルPしし回路の第2の実施 形態を示すブロック図である。本第2の実施形態と上述 した第1の実施形態と顕なる点は、不抑発性メモリを別 途設ける代わりに、ディジタルカウンタ2a自身をmピット不抑発性メモリにより構成したことにある。

[0026] 本実施形態によれば、プリセット系の回路が不要となり、その結果、上述した第1の実施形態の効果に加えて、回路構成の簡単化を図ることができるという利点がある。

#### [0027]

【発明の効果】本発明のディジタルPLL回路によれば、出力周波数の高特度化およびロック状態に達するまでの時間の短縮化を図ることが可能になる。

#### 【図面の簡単な説明】

【図1】本発明に係るディジタルPLL回路の第1の実 20

施形態を示すブロック図である。

【図2】図1に示すディジタルPLし回路の起動からロック状態になるまでの引き込み時間について示す図である。

【図3】本発明に係るディジタルPLL回路の第2の実施的順を示すブロック図である。

【図4】一般的なディジタルPLL回路のブロック図で \*\*\*

【図5】図4に示すディジタルPLL回路の起動からロック状態になるまでの引き込み時間について示す図である。

## 【符号の説明】

- 1…位相比較器
- 2、2 a…ディジタルカウンタ
- 3…ディジタル/アナログ (D/A) 変換器
- 4…位任前糾発振器
- 5…1/n分腳器
- 6…不抑発性メモリ
- 7…パワーオンリセット回路

| (図2) | (U2) | (U2)

(5)

将開平9-116426

